লজিক সার্কিটের ভিএলএসআই ডিজাইন ফ্লো এবং 5টি গুরুত্বপূর্ণ তথ্য

ভিএলএসআই ডিজাইন ফ্লো পরিচিতি

পূর্ববর্তী নিবন্ধে, আমরা ভিএলএসআই ডিজাইন প্রবাহের একটি ওভারভিউ পেয়েছি। এই নিবন্ধে, আমরা ভিএলএসআই ডিজাইন ব্যবহার করে কীভাবে বিভিন্ন লজিক সার্কিট প্রয়োগ করা যায় সে সম্পর্কে শিখব। ডিজিটালাইজেশনের এই যুগে ভিএলএসআই অন্যতম প্রধান প্রযুক্তি। ভিএলএসআই ডিজাইনে লজিক সার্কিট বাস্তবায়নের জন্য ট্রানজিস্টর ব্যবহার করা হয়।

ডিজিটাল লজিক তিন প্রকার - নট গেটের ইনভার্টার, AND গেট এবং OR গেট। আরও জটিল গেট যেমন -NAND, NOR, XNOR এবং XOR মৌলিক গেটগুলি ব্যবহার করে তৈরি করা যেতে পারে। আসুন কিছু আলোচনা করি লজিক সার্কিট বাস্তবায়নের পদ্ধতি.

CMOS লজিক ডিজাইন

ডিজিটাল হল শূন্য এবং এক বা উচ্চ বা নিম্ন সম্পর্কে সবকিছু। একটি ডিজিটাল লজিক সার্কিটের ইনপুট হবে 0 বা 1, তাই আউটপুট মান হিসাবে। এখন, যদি একটি সার্কিট 0 এবং 1 হিসাবে ইনপুট নেয়, তাহলে নীচের দেওয়া সুইচ ফাংশন দ্বারা যুক্তি বোঝা যাবে।

ভিএলএসআই ডিজাইন ফ্লো
ভিএলএসআই ডিজাইন প্রবাহের জন্য স্যুইচিং অপারেশন

আমরা চিত্রটিতে দেখতে পাচ্ছি যে যখন s1 সুইচটি খোলা হবে এবং s2 সুইচটি বন্ধ হয়ে যাবে, তখন আউটপুট হবে 0; এর বিপরীতে, আউটপুট হবে 1।

ভিএলএসআই ডিজাইন ফ্লো 2
পরিপূরক পুশ-টান গঠন, ভিএলএসআই ডিজাইন ফ্লো
ভিএলএসআই ডিজাইন ফ্লো 3
একটি CMOS লজিক বাস্তবায়ন; PUN - নেটওয়ার্ক টানুন; PDN - নেটওয়ার্ক টানুন, ভিএলএসআই ডিজাইন ফ্লো
সম্পূর্ণ ভিএইচডিএল টিউটোরিয়ালের জন্য! এখানে ক্লিক করুন!

CMOS ডিজাইন পদ্ধতি

VLSI ডিজাইন প্রবাহের অংশ হিসেবে একটি CMOS লজিক ডিজাইন করার জন্য তিনটি ধাপ রয়েছে।

  1. বুলিয়ান এক্সপ্রেশনের পরিপূরক খুঁজে বের করুন যা আপনাকে বাস্তবায়ন করতে হবে।
  2. PUN বর্ণনা কর
  3. PDN বর্ণনা কর

পুল আপ নেটওয়ার্ক ডিজাইন:

গুণগত পদ: সমান্তরাল সংযোগে NMOSFETs

সংযোজন শর্তাবলী: সিরিজ সংযোগে NMOSFETs

পুল-ডাউন নেটওয়ার্ক ডিজাইন:

গুণগত পদ: সিরিজ সংযোগে NMOSFETs

সংযোজন শর্তাবলী: সমান্তরাল সংযোগে NMOSFETs

Xilinx ব্যবহার করে আপনার প্রথম VHDL মডেল ডিজাইন করুন। ধাপে ধাপে গাইডের জন্য এখানে ক্লিক করুন!

CMOS ইনভার্টার / CMOS নট গেট ডিজাইন

একটি ডিজিটাল বৈদ্যুতিন সংকেতের মেরু বদল একটি নট গেট যা একটি ইনপুটের জন্য উল্টানো আউটপুট দেয়। উচ্চ ইনপুট বা ইনপুট জন্য ডিজিটাল ONE, তারপর আউটপুট কম বা ডিজিটাল জিরো। কম ইনপুট বা ইনপুট ডিজিটাল জিরো, তারপর আউটপুট উচ্চ বা ডিজিটাল এক.

ইনপুটআউটপুট
উচ্চকম
কমউচ্চ
নট গেট ট্রুথ টেবিল / ইনভার্টার ট্রুথ টেবিল, ভিএলএসআই ডিজাইন ফ্লো

একটি CMOS বৈদ্যুতিন সংকেতের মেরু বদল দুটি উন্নত-মোড ট্রানজিস্টর দিয়ে তৈরি - একটি হল NMOS, এবং অন্যটি হল PMOS৷ NMOS একটি পুল-ডাউন নেটওয়ার্ক হিসাবে কাজ করে এবং PMOS একটি পুল আপ নেটওয়ার্ক হিসাবে কাজ করে। ইনপুট ভোল্টেজ উভয় ট্রানজিস্টর নিয়ন্ত্রণ করে।

যখন PMOS ট্রানজিস্টর চালু অবস্থায় থাকে তখন NMOS ট্রানজিস্টর বন্ধ অবস্থায় চলে যায়। এছাড়াও, যখন NMOS ট্রানজিস্টর বন্ধ থাকে, তখন PMOS চালু অবস্থায় থাকবে। এইভাবে উভয় ট্রানজিস্টর কাজ করে পরিপূরক মোডে।

সার্জারির ট্র্যান্সিস্টর, যা বন্ধ অবস্থায় থাকে, একটি উচ্চ প্রতিবন্ধকতা মান প্রদান করে এবং আউটপুট মান পরিবর্তিত হয়। একই রেলের নীচে, একটি CMOS লজিক-সার্কিটের একটি NMOS লজিক-সার্কিটের চেয়ে কম শব্দ থাকে।  

একটি প্রতিসম CMOS এর ভোল্টেজ স্থানান্তর বৈশিষ্ট্যের গ্রাফটি নীচে দেওয়া হয়েছে।

ভোল্টেজ স্থানান্তর বৈশিষ্ট্য
একটি প্রতিসম CMOS, VLSI ডিজাইন ফ্লো এর ভোল্টেজ স্থানান্তর বৈশিষ্ট্য

অপারেশন

ট্রানজিস্টরগুলি এমনভাবে তৈরি করা হয় যে তাদের থ্রেশহোল্ড ভোল্টেজগুলি সমান মাত্রা এবং বিপরীত মেরুত্বের হওয়া উচিত। অর্থাৎ, NMOS-এর থ্রেশহোল্ড ভোল্টেজ PMOS-এর থ্রেশহোল্ড ভোল্টেজের মাত্রার সমান হবে, নিচের অভিব্যক্তি দ্বারা প্রদত্ত।

VTN = – ভিTP

যখন ইনপুট ভোল্টেজ (ভিin) এনএমওএস ট্রানজিস্টরের থ্রেশহোল্ড ভোল্টেজের চেয়ে ছোট, তারপর এনএমওএস ট্রানজিস্টরটি বন্ধ অবস্থায় রয়েছে। তারপর, PMOS সার্কিট আউটপুট ভোল্টেজ নিয়ন্ত্রণ করবে (Vout) সরবরাহকৃত ভোল্টেজ (VDD) সহ। গ্রাফের AB অঞ্চল এই ক্রিয়াকলাপের প্রতিনিধিত্ব করে।

এখন, যখন ইনপুট ভোল্টেজ V এর পার্থক্যের চেয়ে বেশিDD এবং থ্রেশহোল্ড ভোল্টেজ, তারপর PMOS লজিক সার্কিট একটি বন্ধ অবস্থায় প্রবেশ করে এবং NMOS সক্রিয় হয়। তারপর, NMOS আউটপুট ভোল্টেজ নিয়ন্ত্রণ করে (Vবাইরে) গ্রাউন্ড ভোল্টেজের সাথে যা 0 V।

গ্রাফের BC অঞ্চলটি স্যাচুরেটেড NMOS প্রতিনিধিত্ব করে, এবং CD অংশটি উপস্থাপন করে উভয় ট্রানজিস্টর স্যাচুরেটেড মোডে রয়েছে। ভিINV ইনপুট ভোল্টেজের মান যার জন্য ইনপুট ভোল্টেজ আউটপুট ভোল্টেজের সমান।

সতর্ক পর্যবেক্ষণ থেকে, আমরা বলতে পারি যে পরিবর্তনটি 0 থেকে V পর্যন্ত ভোল্টেজ সোয়াইপের জন্য অত্যন্ত উচ্চ-পিচDD. এই কারণেই CMOS বৈদ্যুতিন সংকেতের মেরু বদল লজিক ডিজাইনের জন্য একটি নিখুঁত বৈদ্যুতিন সংকেতের মেরু বদল।

এখন, যখন ইনপুট ভোল্টেজ V এর সমানINV, উভয় ট্রানজিস্টর স্যাচুরেশনে রয়েছে। পুল আপ নেটওয়ার্কে (PUN) V থাকবেGS মান =

VGS = ভিin - ভিDD

অথবা, ভিGS = ভিINV - ভিDD 

স্যাচুরেশন অঞ্চলের বর্তমান সমীকরণটি দেওয়া হয়েছে -

ID = μεW * (ভিGS - ভিTH )2 / 2 এলডি

পুল আপ নেটওয়ার্কের জন্য এই সমীকরণটি পুনরায় লেখা যেতে পারে-

 Iডিপিইউ =pεWpu * (ভিINV - ভিDD   - ভিTHP)2 / 2 ডিএলpu

পুল ডাউন নেটওয়ার্কের সমীকরণ হবে-

Iডিপিডি =nεWpd * (ভিINV - ভিটিএনএন )2 / 2 ডিএলpd

বৈশিষ্ট্য অনুযায়ী ড্রেন কারেন্ট সমান করা -

μnεWpd * (ভিINV - ভিটিএনএন )2 / 2 ডিএলpd =pεWpu * (ভিINV - ভিDD   - ভিTHP)2 / 2 ডিএলpu

বা, ভিINV - ভিDD   - ভিTHP = – β (ভিINV - ভিটিএনএন); [ β = (μn * জেডpu / μp * জেডpd) ½]

অথবা, ভিINV = (ভDD + ভিTHP + β * ভিটিএনএন) / (1 + β)

যদি VTHN = – VTHP, তাহলে β আসে 1 হিসাবে।

উপরন্তু, VINV VDD/ 2 এবং হিসাবে আসে

Zpd : জেডpu =n : μp =~ ২.৫ :১

বিদ্যুৎ অপচয়

CMOS লজিক-সার্কিট কম কম্পাঙ্কের জন্য একটি NMOS লজিক-সার্কিটের তুলনায় কম শক্তি ছড়িয়ে দেয়। সার্কিটের সুইচিং ফ্রিকোয়েন্সি অনুযায়ী CMOS পাওয়ার ডিজেনারসি সুইং করে।

গোলমাল মার্জিন

নয়েজ মার্জিন হল সর্বাধিক অনুমোদিত বিচ্যুতি যা গোলমালের পরিস্থিতিতে প্রধান বৈশিষ্ট্য পরিবর্তন না করে ঘটতে পারে। নিম্ন স্তরের একটি CMOS বৈদ্যুতিন সংকেতের মেরু বদল করার জন্য লজিক্যাল থ্রেশহোল্ড ভোল্টেজ এবং লজিক জিরো সমতুল্য ভোল্টেজের মধ্যে পার্থক্য হিসাবে NML দেওয়া হয়৷ নয়েজ মার্জিনকে লজিক উচ্চ বা এক সমতুল্য ভোল্টেজ এবং উচ্চ স্তরের জন্য লজিক্যাল থ্রেশহোল্ড ভোল্টেজের মধ্যে পার্থক্য হিসাবে বর্ণনা করা হয়।

CMOS দুটি ইনপুট NAND এবং NOR গেট

NOR এবং NAND গেটগুলি সার্বজনীন লজিক গেট হিসাবে পরিচিত, যেগুলি যে কোনও লজিক সমীকরণ বা অন্য কোনও ধরণের লজিক গেটগুলি বাস্তবায়ন করতে ব্যবহার করা যেতে পারে। ভিএলএসআই প্রযুক্তির জন্য সিএমওএস লজিক ব্যবহার করে এই দুটি সর্বাধিক নির্মিত গেট। CMOS লজিক ব্যবহার করে উভয় গেটের বাস্তবায়ন এবং নকশা নিয়ে আলোচনা করা যাক।

CMOS NOR গেট

একটি NOR গেটকে একটি উল্টানো বা গেট হিসাবে বর্ণনা করা যেতে পারে। NOR গেটের সত্য সারণী নীচে দেওয়া হয়েছে, যেখানে A এবং B ইনপুট।

নর গেট ট্রুথ টেবিল 1
নর গেট ট্রুথ টেবিল, ভিএলএসআই ডিজাইন ফ্লো

CMOS প্রযুক্তি ব্যবহার করে একটি NOR গেটও প্রয়োগ করা যেতে পারে। এই ডিজাইনে CMOS ইনভার্টার সার্কিট কাজ করে। NOR অপারেশন বাস্তবায়নের জন্য একটি সমান্তরাল সংযোগে বেসিক CMOS NOT গেটের সাথে একটি পুল-ডাউন নেটওয়ার্ক (ট্রানজিস্টর) যোগ করা হয়। দুটি ইনপুট NOR গেটের জন্য, শুধুমাত্র একটি পুল-ডাউন নেটওয়ার্ক যোগ করা হয়েছে। আরও সংখ্যক ইনপুট অন্তর্ভুক্ত করতে, আরও ট্রানজিস্টর যুক্ত করা হয়।

অপারেশন

CMOS ব্যবহার করে লজিক বাস্তবায়ন নিচের ছবিতে দেখানো হয়েছে। যখন কোনো ইনপুট লজিক হাই বা লজিক ওয়ান হয়, তখন মাটিতে নামানোর পথটি লক হয়ে যায়। আউটপুট লজিক জিরো হবে।

যখন উভয় ইনপুট হাই ভোল্টেজ বা লজিক – এক মান পায়, তখন আউটপুট মান হবে লজিক উচ্চ বা এক। লজিক্যাল থ্রেশহোল্ড ভোল্টেজ একটি ইনভার্টারের থ্রেশহোল্ড ভোল্টেজের সমান হবে। এইভাবে CMOS ব্যবহার করে NOR লজিক অর্জন করা যায়।

PMOS বা গেট
PMOS NOR Gate, A & B হল ইনপুট, Y হল আউটপুট; ভিএলএসআই ডিজাইন ফ্লো, ইমেজ ক্রেডিট – কেনশিরিফPMOS-NOR-গেটসিসি বাই-এসএ 4.0

CMOS NAND গেট

একটি NAND গেটকে একটি উল্টানো এবং গেট হিসাবে বর্ণনা করা যেতে পারে। NAND গেটের সত্য সারণী নীচে দেওয়া হয়েছে, যেখানে A এবং B ইনপুট।

নন্দ গেট সত্য ছক
NAND গেট ট্রুথ টেবিল, VLSI ডিজাইন ফ্লো

CMOS প্রযুক্তি ব্যবহার করে একটি NAND গেটও প্রয়োগ করা যেতে পারে। সিএমওএস ইনভার্টার সার্কিটও এই ডিজাইনে কাজ করে। NAND অপারেশন বাস্তবায়নের জন্য বেসিক CMOS NOT গেটের সাথে সিরিজে একটি পুল-ডাউন নেটওয়ার্ক (ট্রানজিস্টর) এবং একটি অবক্ষয় মোড ট্রানজিস্টর যুক্ত করা হয়েছে। দুটি ইনপুট NAND গেটের জন্য, শুধুমাত্র একটি ট্রানজিস্টর যোগ করা হয়। আরও সংখ্যক ইনপুট অন্তর্ভুক্ত করার জন্য, সিরিজ সংযোগে আরও ট্রানজিস্টর যুক্ত করা হয়।

অপারেশন

CMOS NAND
CMOS NAND গেট, VLSI ডিজাইন ফ্লো; ইমেজ ক্রেডিট- জাস্টিনফোর্সCMOS NANDসিসি বাই-এসএ 3.0

CMOS ব্যবহার করে লজিক বাস্তবায়ন উপরের ছবিতে দেখানো হয়েছে। যখন উভয় ইনপুট লজিক শূন্য হয়, তখন উভয় NMOS ট্রানজিস্টর বন্ধ অবস্থায় থাকে, যখন উভয় PMOS ট্রানজিস্টর অন অবস্থায় থাকে। আউটপুট VDD এর সাথে সংযুক্ত হয়, এবং এইভাবে আউটপুট যুক্তি ONE বা উচ্চ মান প্রদান করে।

যখন ইনপুট A ইনপুট হিসাবে একটি উচ্চ মান পায়, এবং ইনপুট B একটি কম মান পায়, তখন উল্টো NMOS চালু অবস্থায় যায় এবং নিম্ন NMOS বন্ধ অবস্থায় যায়। আউটপুট মান দিয়ে স্থল সংযোগ স্থাপন করা যাবে না। এই অবস্থায়, বাম পিএমওএস চালু হয়, যেখানে ডান পিএমওএস বন্ধ অবস্থায় থাকে। VDD আউটপুটের মাধ্যমে একটি পথ খুঁজে পায় এবং একটি উচ্চ আউটপুট মান বা যুক্তি 1 প্রদান করে।

যখন ইনপুট B ইনপুট হিসাবে একটি উচ্চ মান পায়, এবং ইনপুট A কম মান পায়, তখন উল্টো NMOS বন্ধ অবস্থায় যায় এবং নিম্ন NMOS চালু অবস্থায় যায়। আউটপুট মান দিয়ে স্থল সংযোগ স্থাপন করা যাবে না। এছাড়াও, এই অবস্থায়, বাম PMOS বন্ধ হয়ে যায়, যেখানে ডান PMOS চালু অবস্থায় চলে যায়। VDD আউটপুটের মাধ্যমে একটি পথ খুঁজে পায় এবং একটি উচ্চ আউটপুট মান বা যুক্তি 1 প্রদান করে।

চূড়ান্ত যুক্তির জন্য, যখন উভয় ইনপুট উচ্চ ইনপুট ভোল্টেজ বা লজিক এক মান পায়, উভয় NMOS ট্রানজিস্টর চালু অবস্থায় থাকে। উভয় PMOS ট্রানজিস্টর বন্ধ অবস্থায় রয়েছে, আউটপুটের সাথে সংযোগ করার জন্য গ্রাউন্ড ভোল্টেজের জন্য একটি পথ প্রদান করে। এইভাবে আউটপুট লজিক শূন্য বা কম মান আউটপুট হিসাবে প্রদান করে।

আরও ইলেকট্রনিক্স সম্পর্কিত নিবন্ধ এবং VLSI ডিজাইন প্রবাহের জন্য এখানে ক্লিক করুন